Docket No.: 67161-135 **PATENT**

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of Customer Number: 20277

Seiichi ENDO, et al. Confirmation Number:

Serial No.: Group Art Unit:

Filed: January 15, 2004 Examiner:

NONVOLATILE SEMICONDUCTOR MEMORY DEVICE For:

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claim the priority of:

Japanese Patent Application No. JP 2003-274728, filed on July 15, 2003.

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Stephen A. Becker

Registration No. 26,527

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:gav Facsimile: (202) 756-8087

Date: January 15, 2004



67161-135 Seijchi ENDO, et al. January 15, 2004

日 本 国 特 許 庁 McDermott, Will & Emery JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 7月15日

出 願 番 号 Application Number:

特願2003-274728

[ST. 10/C]:

[J P 2 0 0 3 - 2 7 4 7 2 8]

出 願 人
Applicant(s):

株式会社ルネサステクノロジ

特許庁長官 Commissioner, Japan Patent Office 2003年 8月19日





ページ: 1/E

【書類名】 特許願 【整理番号】 544133JP01 【提出日】 平成15年 7月15日 【あて先】 特許庁長官殿 【国際特許分類】 H01L 27/115 【発明者】 【住所又は居所】 東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノ ロジ内 【氏名】 遠藤 誠一 【発明者】 【住所又は居所】 東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノ ロジ内 【氏名】 石井 元治 【特許出願人】 【識別番号】 503121103 【氏名又は名称】 株式会社ルネサステクノロジ 【代理人】 【識別番号】 100064746 【弁理士】 【氏名又は名称】 深見 久郎 【選任した代理人】 【識別番号】 100085132 【弁理士】 【氏名又は名称】 森田 俊雄 【選任した代理人】 【識別番号】 100083703 【弁理士】 【氏名又は名称】 仲村 義平 【選任した代理人】 【識別番号】 100096781 【弁理士】 【氏名又は名称】 堀井 曹 【選任した代理人】 【識別番号】 100098316 【弁理士】 【氏名又は名称】 野田 久登 【選任した代理人】 【識別番号】 100109162 【弁理士】 【氏名又は名称】 酒井 將行 【手数料の表示】 【予納台帳番号】 008693 【納付金額】 21,000円 【提出物件の目録】 【物件名】 特許請求の範囲 1

明細書 1

要約書 1

図面 1

【物件名】

【物件名】

【物件名】

1/E

【書類名】特許請求の範囲

【請求項1】

主表面を有する半導体基板と、

前記半導体基板の主表面に形成されたソース/ドレインとなる1対のp型不純物拡散領域と、

前記1対のp型不純物拡散領域に挟まれる前記半導体基板の領域の上にトンネル絶縁層を介して形成されたフローティングゲートと、

前記半導体基板の主表面に形成された、前記フローティングゲートの電位を制御するための制御用不純物拡散領域とを備えた、不揮発性半導体記憶装置。

【請求項2】

前記制御用不純物拡散領域は、p型の導電型を有し、かつ前記フローティングゲートと 絶縁層を介して対向することを特徴とする、請求項1に記載の不揮発性半導体記憶装置。

【請求項3】

前記制御用不純物拡散領域は、前記フローティングゲートの下側に位置する前記半導体 基板の領域を挟むように前記半導体基板の主表面に形成された1対のソース/ドレイン用 不純物拡散領域であることを特徴とする、請求項1に記載の不揮発性半導体記憶装置。

【請求項4】

前記1対のソース/ドレイン用不純物拡散領域はn型の導電型を有することを特徴とする、請求項3に記載の不揮発性半導体記憶装置。

【請求項5】

前記半導体基板の主表面に形成されたp型ウェル領域をさらに備え、

n型の前記1対のソース/ドレイン用不純物拡散領域は前記p型ウェル領域内に形成されていることを特徴とする、請求項4に記載の不揮発性半導体記憶装置。

【請求項6】

前記1対のソース/ドレイン用不純物拡散領域はp型の導電型を有することを特徴とする、請求項3に記載の不揮発性半導体記憶装置。

【請求項7】

前記半導体基板の主表面に形成されたn型ウェル領域をさらに備え、

p型の前記1対のソース/ドレイン用不純物拡散領域は前記n型ウェル領域内に形成されていることを特徴とする、請求項6に記載の不揮発性半導体記憶装置。

【請求頂&】

前記制御用不純物拡散領域は、n型の導電型を有し、かつ前記フローティングゲートと 絶縁層を介して対向することを特徴とする、請求項1に記載の不揮発性半導体記憶装置。

【請求項9】

前記半導体基板の主表面に形成されたp型ウェル領域をさらに備え、

n型の前記制御用不純物拡散領域は前記p型ウェル領域内に形成されていることを特徴とする、請求項8に記載の不揮発性半導体記憶装置。

【請求項10】

前記1対のp型不純物拡散領域の形成領域と前記制御用不純物拡散領域の形成領域との間の前記半導体基板の主表面に形成されたフィールド絶縁層と、

前記フィールド絶縁層の直下の前記半導体基板に形成された素子分離用p型不純物拡散 領域とをさらに備えたことを特徴とする、請求項1~9のいずれかに記載の不揮発性半導 体記憶装置。

【書類名】明細書

【発明の名称】不揮発性半導体記憶装置

【技術分野】

$[0\ 0\ 0\ 1]$

本発明は、不揮発性半導体記憶装置に関し、特に、単層ゲート構造のメモリセルを有する不揮発性半導体記憶装置に関するものである。

【背景技術】

[0002]

従来のフラッシュメモリのメモリセルは、チャネル領域上にトンネル酸化膜を介してフローティングゲートが形成され、さらに絶縁膜を介してフローティングゲート上にコントロールゲートが形成された積層ゲート構造を有している。しかし、このような積層ゲート構造では構成および製造工程が複雑となる。

[0003]

これに対して、構成および製造工程を簡易にするために、チャネル領域上のゲートをフローティングゲートのみとした単層ゲート構造のメモリセルが提案されている。

[0004]

従来の単層ゲート構造のメモリセルでは、基板とフローティングゲートとが容量結合を しているため、基板に電圧を与えるとフローティングゲートの電位も自動的に基板の電位 と近い値となってしまう。このため、基板とフローティングゲートとの間に大きな電位差 を与えることが困難であった。

[0005]

このため、電気的に消去を行うことがほぼ不可能であり、紫外線照射による消去のみが可能であるため、従来の単層ゲート構造のメモリセルはOTPROM (One Time Program mable Read-Only Memory) などのほとんど書き換えを行なわない用途にしか使用できなかった。

[0006]

また、単層ゲート構造のメモリセルにおいて、電気的に消去可能な構成が、たとえば特表平8-506693号公報、特開平3-57280号公報などに開示されている。

[0007]

この構成によれば、半導体基板の表面に形成された不純物拡散領域をフローティングゲートに対向させることにより、この不純物拡散領域によるフローティングゲートの電位の制御が可能とされている。

【特許文献1】特表平8-506693号公報

【特許文献2】特開平3-57280号公報

【発明の開示】

【発明が解決しようとする課題】

[0008]

しかしながら、上記2つの公報に開示されたメモリトランジスタはnチャネルMOS(Metal Oxide Semiconductor)トランジスタであり、低電圧でのデータの書き込みが困難であるという問題点があった。以下、そのことについて説明する。

[0009]

メモリトランジスタが n チャネルMOSトランジスタの場合、書き込み動作においては ドレインに高い正の電圧を印加することにより、ソースから引き出された電子が半導体基 板表面のチャネル内をドレインに向って高速で走り、ドレイン近傍でホットエレクトロン と呼ばれる高エネルギー状態となる。このホットエレクトロンが、フローティングゲート に注入されて、データの書き込まれた状態となる。

[0010]

この場合、ドレインに高い正の電圧が印加されているため、ホットエレクトロンは、半 導体基板とフローティングゲートとの間に大きな電位差を与えないと、ドレイン側へ注入 されるだけでフローティングゲートに注入され難くなる。このため、メモリトランジスタ が n チャネルMOSトランジスタの場合には、書き込み動作時において高電圧を印加しなければならず、低電圧でのデータの書き込みが困難であるという問題点があった。

$[0\ 0\ 1\ 1]$

特に、単層ゲート構造の場合には、フローティングゲート上にコントロールゲートがないため、フローティングゲートと半導体基板との間の容量結合による電位差でホットエレクトロンをフローティングゲートに注入しなければならない。このように高電圧を与えないとデータの書き込みが困難であるが、単層ゲート構造においては高電位を与えることも難しいため、データの書き込み動作が困難になるという問題があった。

[0012]

それゆえ本発明の目的は、電気的にデータを消去可能で、かつ低電圧でのデータの書き 込みが容易な不揮発性半導体装置を提供することを目的とする。

【課題を解決するための手段】

$[0\ 0\ 1\ 3]$

本発明の不揮発性半導体記憶装置は、半導体基板と、ソース/ドレインとなる1対のp型不純物拡散領域と、フローティングゲートと、制御用不純物拡散領域とを備えている。半導体基板は、主表面を有している。ソース/ドレインとなる1対のp型不純物拡散領域は、半導体基板の主表面に形成されている。フローティングゲートは、1対のp型不純物拡散領域に挟まれる半導体基板の領域の上にトンネル絶縁層を介して形成されている。制御用不純物拡散領域は、半導体基板の主表面に形成されており、フローティングゲートの電位を制御するためのものである。

【発明の効果】

$[0\ 0\ 1\ 4]$

本発明の不揮発性半導体装置によれば、フローティングゲートの電位を制御するための制御用不純物拡散領域が半導体基板の主表面に形成されているため、基板とフローティングゲートとの間に大きな電位差を与えることが容易となる。これにより、フローティングゲートの電子を引き抜くことが容易となり、電気的な消去が可能となる。

[0015]

また、ソース/ドレインがp型の不純物拡散領域であるため、メモリトランジスタはpチャネルのトランジスタである。このpチャネルのトランジスタの場合、書き込み動作時においてはドレインに負側の電圧を印加することにより、ソースから供給された正孔が半導体基板表面のチャネル内をドレインに向って高速で走り、ドレイン近傍で原子と衝突して電子-正孔対を生じさせる。そして、その電子-正孔対の電子が、フローティングゲートに注入されて、データの書き込まれた状態となる。

[0016]

この場合、ドレインに印加される電圧は負側の電圧であるため、電子はドレイン側に注入され難く、ゲート側に注入され易くなる。このため、半導体基板とフローティングゲートとの間にそれほど大きな電位差を与えなくとも、電子をフローティングゲートに注入することができ、低電圧でのデータの書き込みが可能となる。

【発明を実施するための最良の形態】

[0017]

以下、本発明の実施の形態について図に基づいて説明する。

[0018]

(実施の形態1)

図1は、本発明の実施の形態1における半導体記憶装置の構成を概略的に示す平面図である。図2(a)および図2(b)は、図1のIIA-IIA線に沿う概略断面図および図1のIIB-IIB線に沿う概略断面図である。図3は、図1のIII-III線に沿う概略断面図である。

[0019]

なお、本来、メモリセルはビット毎に選択用のトランジスタを有しているが、選択用の トランジスタは本実施の形態の動作原理と無関係であるため、図1以外では図示せず、そ の説明も省略する。また、選択用のトランジスタの取扱いについては他の実施の形態についても同様である。

[0020]

図1~図3を参照して、本実施の形態のメモリセルは、フローティングゲートトランジスタ10と、フローティングゲート5をコントロールする部分とを主に有している。

[0021]

図2 (a) を参照して、フローティングゲートトランジスタ形成領域においては、p型の半導体基板1の主表面にn型ウェル領域2 a が形成されており、n型ウェル領域2 a にpチャネルMOSトランジスタであるフローティングゲートトランジスタ10が形成されている。フローティングゲートトランジスタ10は、ソース/ドレインとなる1対のp型不純物拡散領域3、3と、トンネル絶縁層4 a と、フローティングゲート5とを有している。ソース/ドレインとなる1対のp型不純物拡散領域3、3は、n型ウェル領域2 a 内の半導体基板1の主表面に形成されている。フローティングゲート5は、1対のp型不純物拡散領域3、3に挟まれる半導体基板1の領域の上にトンネル絶縁層4 a を介して形成されている。

[0022]

図2 (b) を参照して、フローティングゲート5は、フローティングゲートトランジスタ形成領域からフローティングゲートコントロール領域まで延在している。このフローティングゲートコントロール領域においては、フローティングゲート5の電位を制御するための制御用不純物拡散領域6が形成されている。この制御用不純物拡散領域6は、半導体基板1の主表面に形成されたp型の不純物拡散領域より構成されており、フローティングゲート5と絶縁層4bを介して対向している。この制御用不純物拡散領域6は、半導体基板1の主表面に形成されたn型ウェル領域2b内に形成されている。

[0023]

図3を参照して、フローティングゲートトランジスタ形成領域とフローティングゲート コントロール領域との間の半導体基板1の主表面には、フィールド絶縁層7が形成されて いる。このフィールド絶縁層7の直下は、半導体基板1のp型領域が位置している。

[0024]

次に、本実施の形態におけるメモリセルの書き込みおよび消去の動作について説明する

[0025]

なお、本実施の形態におけるメモリセルの「書き込み」状態とはフローティングゲート 5に電子が蓄積された状態のことを言い、「消去」状態とはフローティングゲート 5 から 電子が引抜かれた状態のことを言う。

[0026]

図2(a)および図2(b)を参照して、メモリセルへの書き込みは、フローティングゲートトランジスタ10でのインパクトイオン化により発生するホットキャリアをフローティングゲート5に注入することにより行なわれる。ホットキャリアの発生は、表1に示した電圧を各領域に与えることにより起こる。

[0027]

【表1】

電圧を与える箇所	電圧
一方の p 型不純物拡散領域 3	0V
他方のp型不純物拡散領域3	~8V
制御用不純物拡散領域 6	~10V
n 型ウェル領域 2a	~8V
n型ウェル領域 2b	~10V
p 型半導体基板 1	OV

- *他方のp型不純物拡散領域3とn型ウェル領域2aには同じ電圧を与える。
- *制御用不純物拡散領域6とn型ウェル領域2bには同じ電圧を与える。

[0028]

この際、制御用不純物拡散領域6は、フローティングゲート5の電位をコントロールする役割を担っている。具体的には、ホットキャリアの発生はフローティングゲート5の(一方のp型不純物拡散領域3から見た)電位が-1V程度の時に最も多くなるため、そのような電位になるように制御用不純物拡散領域6に電圧が与えられてフローティングゲート5の電位がコントロールされる。

[0029]

また、メモリセルの消去は、フローティングゲート 5 に蓄積された電子を一方の p 型不純物拡散領域 3 、他方の p 型不純物拡散領域 3 および n 型ウェル領域 2 a のそれぞれに高電位を与えて F N (Fowler-Nordheim) トンネリングによって引き抜くことで行なわれる。 F N トンネリングを起こすために、一方の p 型不純物拡散領域 3 、他方の p 型不純物拡散領域 3 および n 型ウェル領域 2 a のそれぞれに表 2 に示すような正の電位が与えられる

【0030】 【表2】

電圧を与える箇所	電圧
一方の p 型不純物拡散領域 3	~15V
他方の p 型不純物拡散領域 3	~15V
制御用不純物拡散領域 6	~-15V
n 型ウェル領域 2a	~15V
n 型ウェル領域 2b	ΟV
p 型半導体基板 1	ov

*一方のp型不純物拡散領域3と他方のp型不純物拡散領域3と

n型ウェル領域 2a には同じ電圧を与える。

[0031]

この際、制御用不純物拡散領域6にも表2に示すような負の電圧を与えて、フローティングゲート5の(一方のp型不純物拡散領域3から見た)電位が下げられている。効率よく消去を行うためには、フローティングゲート5と一方のp型不純物拡散領域3、他方のp型不純物拡散領域3およびn型ウェル領域2aのそれぞれとの間の接合容量比をできるだけ小さくして電位差を大きくすることが望ましい。

[0032]

本実施の形態のよれば、制御用不純物拡散領域6によりフローティングゲート5の電位

をコントロールすることができるため、半導体基板 1 とフローティングゲート 5 との間に大きな電位差を与えることが可能となる。これにより、フローティングゲート 5 内の電子を F N トンネリングで引き抜くことが可能となるため、データの電気的な消去が可能となる。

[0033]

また、フローティングゲートトランジスタ10がpチャネルMOSトランジスタよりなっている。このため、書き込み動作時においてはドレインに負側の電圧を印加することにより、ソースから供給された正孔が半導体基板1表面のチャネル内をドレインに向って高速で走り、ドレイン近傍で原子と衝突して電子—正孔対を生じさせる。そして、その電子—正孔対の電子が、フローティングゲート5に注入されて、データの書き込まれた状態となる。

[0034]

この場合、ドレインに印加される電圧は負側の電圧であるため、電子はドレイン側に注入され難く、フローティングゲート5側に注入され易くなる。このため、半導体基板1とフローティングゲート5との間にそれほど大きな電位差を与えなくとも、電子をフローティングゲート5に注入することができ、低電圧でのデータの書き込みが可能となる。

[0035]

(実施の形態2)

図4は、本発明の実施の形態2における半導体記憶装置の構成を概略的に示す平面図である。図5は、図4のV-V線に沿う概略断面図である。

[0036]

図4および図5を参照して、本実施の形態のメモリセルの構成は、実施の形態1の構成と比較して、素子分離用のp型不純物拡散領域8を有している点において異なる。

[0037]

この素子分離用のp型不純物拡散領域8は、フローティングゲートトランジスタ領域とフローティングゲートコントロール領域との間の半導体基板1の主表面に形成されたフィールド絶縁層7の直下の半導体基板1に形成されている。この素子分離用のp型不純物拡散領域8は、半導体基板1よりも高いキャリア濃度を有している。

[0038]

なお、上記以外の構成については実施の形態1の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。

[0039]

本実施の形態によれば、以下の効果が得られる。

$[0 \ 0 \ 4 \ 0]$

書き込みおよび消去時には表1および表2に示すような電圧がn型ウェル領域2a、2bに印加されるが、この際、p型半導体基板1とn型ウェル領域2a、2bのそれぞれとのpn接合部には空乏層が生じている。この空乏層の延びが大きくなるにつれて、パンチスルーに伴うリーク電流が増加する。

[0041]

本実施の形態によれば、素子分離用のp型不純物拡散領域8は半導体基板1よりも高いキャリア濃度を有しているため、この空乏層の延びを抑えることができる。これにより、n型ウェル領域2aとn型ウェル領域2bとの間隔を小さくすることができ、結果として実施の形態1よりもメモリセルサイズを小さくすることができる。

[0042]

(実施の形態3)

図6は、本発明の実施の形態3における半導体記憶装置の構成を概略的に示す平面図である。図7(a)および図7(b)は、図6のVIIA-VIIA線に沿う概略断面図および図6のVIIB-VIIB線に沿う概略断面図である。図8は、図6のVIII-VII線に沿う概略断面図である。

[0043]

図6〜図8を参照して、本実施の形態のメモリセルの構成は、実施の形態1の構成と比較して、フローティングゲートコントロール領域内の制御用不純物拡散領域の構成において異なる。

[0044]

本実施の形態における制御用不純物拡散領域は、1対のn型のソース/ドレイン用不純物拡散領域11、11により構成されている。1対のソース/ドレイン用不純物拡散領域11、11は、フローティングゲート5の下側に位置する半導体基板1の領域を挟むようにp型の半導体基板1の主表面に形成されている。この1対のソース/ドレイン用不純物拡散領域11、11と、絶縁層4bと、フローティングゲート5とにより、nチャネルMOSトランジスタよりなるコントロールトランジスタ20が構成されている。

[0045]

なお、上記以外の構成については実施の形態1の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。

[0046]

次に、本実施の形態におけるメモリセルの書き込みおよび消去の動作について説明する

[0047]

図7(a)および図7(b)を参照して、メモリセルへの書き込みは、フローティングゲートトランジスタ10でのインパクトイオン化により発生するホットキャリアをフローティングゲート5に注入することにより行なわれる。ホットキャリアの発生は、表3に示した電圧を各領域に与えることにより起こる。

[0048]

【表3】

電圧を与える箇所	電圧
一方の p 型不純物拡散領域 3	OV
他方の p 型不純物拡散領域 3	~8V
一方のソース/ドレイン用不純物拡散領域 11	~10V
他方のソース/ドレイン用不純物拡散領域 11	~10V
n 型ウェル領域 2a	~8V
p 型半導体基板 1	OV

*他方のp型不純物拡散領域3とn型ウェル領域2aには同じ電圧を与える。

$[0\ 0\ 4\ 9]$

この際、コントロールトランジスタ20の1対のソース/ドレイン用不純物拡散領域1 1、11は、フローティングゲート5の電位をコントロールする役割を担っている。具体 的には、ホットキャリアの発生はフローティングゲート5の(一方のp型不純物拡散領域 3から見た)電位が-1V程度の時に最も多くなるため、そのような電位になるように1 対のソース/ドレイン用不純物拡散領域11、11に電圧が与えられてフローティングゲート5の電位がコントロールされる。

[0050]

また、メモリセルの消去は、フローティングゲート 5 に蓄積された電子を一方の p 型不純物拡散領域 3 (もしくは他方の p 型不純物拡散領域 3)に高電位を与えて F N (Fowler -Nordheim)トンネリングによって引き抜くことで行なわれる。 F N トンネリングを起こすために、一方の p 型不純物拡散領域 3 (もしくは他方の p 型不純物拡散領域 3)には表 4 に示すような正の電位が与えられる。

[0051]

【表4】

電圧を与える箇所	電圧
一方の p 型不純物拡散領域 3	~-10V
他方の p 型不純物拡散領域 3	~-10V
一方のソース/ドレイン用不純物拡散領域 11	~20V
他方のソース/ドレイン用不純物拡散領域 11	OV
n 型ウェル領域 2a	OV
p 型半導体基板 1	OV

- *一方のp型不純物拡散領域3と他方のp型不純物拡散領域3には同じ 電圧を与える。
- *一方のソース/ドレイン用不純物拡散領域 11 と他方のソース/ドレイン 用不純物拡散領域 11 の電圧は逆でもよい。

[0052]

この際、1対のp型不純物拡散領域3、3にも表4に示すような負の電圧を与えて、フローティングゲート5の(一方のp型不純物拡散領域3から見た)電位が下げられている。効率よく消去を行うためには、フローティングゲート5と一方のソース/ドレイン用不純物拡散領域11(もしくは他方のソース/ドレイン用不純物拡散領域11)との間の接合容量比をできるだけ小さくして電位差を大きくすることが望ましい。

[0053]

本実施の形態のよれば、1対のソース/ドレイン用不純物拡散領域11、11によりフローティングゲート5の電位をコントロールすることができるため、半導体基板1とフローティングゲート5との間に大きな電位差を与えることが可能となる。これにより、フローティングゲート5内の電子をFNトンネリングで引き抜くことが可能となるため、データの電気的な消去が可能となる。

[0054]

また、フローティングゲートトランジスタ10がpチャネルMOSトランジスタよりなっているため、実施の形態1と同様、nチャネルMOSトランジスタを用いる場合よりも低電圧で書き込みを行うことが可能となる。

[0055]

(実施の形態4)

図9は、本発明の実施の形態4における半導体記憶装置の構成を概略的に示す平面図である。図10(a)および図10(b)は、図9のXA-XA線に沿う概略断面図および図9のXB-XB線に沿う概略断面図である。図11は、図9のXI-XI線に沿う概略断面図である。

[0056]

図9〜図11を参照して、本実施の形態のメモリセルの構成は、実施の形態3の構成と 比較して、フローティングゲートコントロール領域内にp型ウェル領域12が追加されて いる点において異なる。

[0057]

p型ウェル領域12は半導体基板1の主表面に形成されている。p型ウェル領域12内に、1対のソース/ドレイン用不純物拡散領域11、11が形成されている。p型ウェル領域12は、半導体基板1よりも高いキャリア濃度を有している。

[0058]

なお、上記以外の構成については実施の形態3の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。

[0059]

本実施の形態によれば、以下の効果が得られる。

[0060]

書き込みおよび消去時には表3および表4に示すような電圧がn型ウェル領域2aと一方のソース/ドレイン用不純物拡散領域11(もしくは他方のソース/ドレイン用不純物拡散領域11)に印加されるが、この際、n型ウェル領域2aとp型半導体基板1とのpn接合部および一方のソース/ドレイン用不純物拡散領域11(もしくは他方のソース/ドレイン用不純物拡散領域11)とp型領域とのpn接合部には空乏層が生じている。この空乏層の延びが大きくなるにつれて、パンチスルーに伴うリーク電流が増加する。

[0061]

本実施の形態によれば、p型ウェル領域12は半導体基板1よりも高いキャリア濃度を有しているため、この空乏層の延びを抑えることができる。これにより、n型ウェル領域2aと一方のソース/ドレイン用不純物拡散領域11(もしくは他方のソース/ドレイン用不純物拡散領域11)との間隔を小さくすることができ、結果として実施の形態3よりもメモリセルサイズを小さくすることができる。

$[0\ 0\ 6\ 2]$

(実施の形態5)

図12は、本発明の実施の形態5における半導体記憶装置の構成を概略的に示す平面図である。図13は、図12のXIII-XIII線に沿う概略断面図である。

[0063]

図12および図13を参照して、本実施の形態のメモリセルの構成は、実施の形態4の構成と比較して、素子分離用のp型不純物拡散領域8を有している点において異なる。

$[0\ 0\ 6\ 4]$

この素子分離用のp型不純物拡散領域8は、フローティングゲートトランジスタ領域とフローティングゲートコントロール領域との間の半導体基板1の主表面に形成されたフィールド絶縁層7の直下の半導体基板1に形成されている。この素子分離用のp型不純物拡散領域8は、半導体基板1よりも高いキャリア濃度を有している。

[0065]

なお、上記以外の構成については実施の形態1の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。

[0066]

本実施の形態によれば、以下の効果が得られる。

$[0\ 0\ 6\ 7\]$

書き込みおよび消去時には表3および表4に示すような電圧がn型ウェル領域2aと一方のソース/ドレイン用不純物拡散領域11(もしくは他方のソース/ドレイン用不純物拡散領域11)とに印加されるが、この際、n型ウェル領域2aとp型半導体基板1とのpn接合部および一方のソース/ドレイン用不純物拡散領域11(もしくは他方のソース/ドレイン用不純物拡散領域11)とp型領域とのpn接合部には空乏層が生じている。この空乏層の延びが大きくなるにつれて、パンチスルーに伴うリーク電流が増加する。

[0068]

本実施の形態によれば、素子分離用のp型不純物拡散領域8は半導体基板1よりも高いキャリア濃度を有しているため、この空乏層の延びを抑えることができる。これにより、n型ウェル領域2aと一方のソース/ドレイン用不純物拡散領域11(もしくは他方のソース/ドレイン用不純物拡散領域11)との間隔を小さくすることができ、結果として実施の形態4よりもメモリセルサイズを小さくすることができる。

[0069]

(実施の形態 6)

図14は、本発明の実施の形態6における半導体記憶装置の構成を概略的に示す平面図である。図15(a)および図15(b)は、図14のXVA-XVA線に沿う概略断面図および図14のXVB-XVB線に沿う概略断面図である。

[0070]

図14および図15を参照して、本実施の形態のメモリセルの構成は、実施の形態1の 構成と比較して、フローティングゲートコントロール領域内の制御用不純物拡散領域など の構成において異なる。

[0071]

本実施の形態における制御用不純物拡散領域は、1対のp型のソース/ドレイン用不純物拡散領域22、22により構成されている。また、p型の半導体基板1の主表面にはn型ウェル領域21が形成されている。1対のソース/ドレイン用不純物拡散領域22、22は、フローティングゲート5の下側に位置する半導体基板1の領域を挟むようにn型ウェル領域21内でp型の半導体基板1の主表面に形成されている。この1対のソース/ドレイン用不純物拡散領域22、22と、絶縁層4bと、フローティングゲート5とにより、pチャネルMOSトランジスタよりなるコントロールトランジスタ30が構成されている。

[0072]

なお、上記以外の構成については実施の形態1の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。

[0073]

次に、本実施の形態におけるメモリセルの書き込みおよび消去の動作について説明する。 -

[0074]

図15(a)および図15(b)を参照して、メモリセルへの書き込みは、フローティングゲートトランジスタ10でのインパクトイオン化により発生するホットキャリアをフローティングゲート5に注入することにより行なわれる。ホットキャリアの発生は、表5に示した電圧を各領域に与えることにより起こる。

[0075]

【表 5】

電圧を与える箇所	電圧
一方の p 型不純物拡散領域 3	OV
他方の p 型不純物拡散領域 3	~8V
一方のソース/ドレイン用不純物拡散領域 22	~5V
他方のソース/ドレイン用不純物拡散領域 22	~5V
n 型ウェル領域 2a	~8V
n 型ウェル領域 21	~5V
p 型半導体基板 1	OV

- *他方のp型不純物拡散領域3とn型ウェル領域2aには同じ電圧を与える。
- *一方のソース/ドレイン用不純物拡散領域 22 と他方のソース/ドレイン 用不純物拡散領域 22 と n 型ウェル領域 21 には同じ電圧を与える。

[0076]

この際、コントロールトランジスタ30の1対のソース/ドレイン用不純物拡散領域22、22は、フローティングゲート5の電位をコントロールする役割を担っている。具体的には、ホットキャリアの発生はフローティングゲート5の(一方のp型不純物拡散領域3から見た)電位が-1V程度の時に最も多くなるため、そのような電位になるように1対のソース/ドレイン用不純物拡散領域22、22およびn型ウェル領域21に電圧が与えられてフローティングゲート5の電位がコントロールされる。

[0077]

また、メモリセルの消去は、フローティングゲート5に蓄積された電子を一方のソース / ドレイン用不純物拡散領域22、他方のソース/ドレイン用不純物拡散領域22および n型ウェル領域21に高電位を与えてFNトンネリングによって引き抜くことで行なわれる。FNトンネリングを起こすために、一方のソース/ドレイン用不純物拡散領域22(もしくは他方のソース/ドレイン用不純物拡散領域22)およびn型ウェル領域21には表6に示すような正の電位が与えられる。

[0078]

【表 6】

電圧を与える箇所	電圧
一方の p 型不純物拡散領域 3	~-10V
他方の p 型不純物拡散領域 3	~ −10V
一方のソース/ドレイン用不純物拡散領域 22	~15V
他方のソース/ドレイン用不純物拡散領域 22	~15V
n 型ウェル領域 2a	OV
n 型ウェル領域 21	~15V
p 型半導体基板 1	OV

- *一方のp型不純物拡散領域3と第2のp型不純物拡散領域3には同じ 電圧を与える。
- *一方のソース/ドレイン用不純物拡散領域 22 と他方のソース/ドレイン 用不純物拡散領域 22 と n 型ウェル領域 21 には同じ電圧を与える。

[0079]

この際、1対のp型不純物拡散領域3、3にも表6に示すような負の電圧を与えて、フローティングゲート5の(一方のp型不純物拡散領域3から見た)電位が下げられている。効率よく消去を行うためには、フローティングゲート5と一方のソース/ドレイン用不純物拡散領域22 およびn型ウェル領域21との間の接合容量比をできるだけ小さくして電位差を大きくすることが望ましい。

[0080]

本実施の形態によれば、1対のソース/ドレイン用不純物拡散領域22、22によりフローティングゲート5の電位をコントロールすることができるため、半導体基板1とフローティングゲート5との間に大きな電位差を与えることが可能となる。これにより、フローティングゲート5内の電子をFNトンネリングで引き抜くことが可能となるため、データの電気的な消去が可能となる。

[0081]

また、フローティングゲートトランジスタ10がpチャネルMOSトランジスタよりなっているため、実施の形態1と同様、nチャネルMOSトランジスタを用いる場合よりも低電圧で書き込みを行うことが可能となる。

[0082]

(実施の形態 7)

図16は、本発明の実施の形態7における半導体記憶装置の構成を概略的に示す平面図である。図17は、図16のXVII-XVII線に沿う概略断面図である。

[0083]

図16および図17を参照して、本実施の形態のメモリセルの構成は、実施の形態6の構成と比較して、素子分離用のp型不純物拡散領域8を有している点において異なる。

[0084]

この素子分離用のp型不純物拡散領域 8 は、フローティングゲートトランジスタ領域と

フローティングゲートコントロール領域との間の半導体基板1の主表面に形成されたフィールド絶縁層7の直下の半導体基板1に形成されている。この素子分離用のp型不純物拡散領域8は、半導体基板1よりも高いキャリア濃度を有している。

[0085]

なお、上記以外の構成については実施の形態1の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。

[0086]

本実施の形態によれば、以下の効果が得られる。

[0087]

書き込みおよび消去時には表5および表6に示すような電圧がn型ウェル領域21に印加されるが、この際、p型半導体基板1とn型ウェル領域21とのpn接合部には空乏層が生じている。この空乏層の延びが大きくなるにつれて、パンチスルーに伴うリーク電流が増加する。

[0088]

本実施の形態によれば、素子分離用のp型不純物拡散領域8は半導体基板1よりも高いキャリア濃度を有しているため、この空乏層の延びを抑えることができる。これにより、n型ウェル領域2aとn型ウェル領域21との間隔を小さくすることができ、結果として実施の形態6よりもメモリセルサイズを小さくすることができる。

[0089]

(実施の形態8)

図18は、本発明の実施の形態8における半導体記憶装置の構成を概略的に示す平面図である。図19(a)および図19(b)は、図18のXIXA-XIXA線に沿う概略断面図および図18のXIXB-XIXB線に沿う概略断面図である。図20は、図18のXX-XX線に沿う概略断面図である。

[0090]

図18〜図20を参照して、本実施の形態のメモリセルの構成は、実施の形態1の構成と比較して、フローティングゲートコントロール領域内の制御用不純物拡散領域の構成において異なる。

$[0\ 0\ 9\ 1]$

本実施の形態における制御用不純物拡散領域は、n型の不純物拡散領域31により構成されている。n型の不純物拡散領域31は、p型の半導体基板1の主表面に形成されており、フローティングゲート5と絶縁層4bを介して対向している。

[0092]

なお、上記以外の構成については実施の形態1の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。

[0093]

次に、本実施の形態におけるメモリセルの書き込みおよび消去の動作について説明する

[0094]

図19(a)および図19(b)を参照して、メモリセルへの書き込みは、フローティングゲートトランジスタ10でのインパクトイオン化により発生するホットキャリアをフローティングゲート5に注入することにより行なわれる。ホットキャリアの発生は、表7に示した電圧を各領域に与えることにより起こる。

[0095]

【表7】

電圧を与える箇所	電圧
一方の p 型不純物拡散領域 3	07
他方の p 型不純物拡散領域 3	~8V
制御用不純物拡散領域 31	~5V
n型ウェル領域 2a	~8V
p 型半導体基板 31	OV

*他方のp型不純物拡散領域3とn型ウェル領域2aには同じ電圧を与える。

[0096]

この際、制御用不純物拡散領域(n型不純物拡散領域)31は、フローティングゲート5の電位をコントロールする役割を担っている。具体的には、ホットキャリアの発生はフローティングゲート5の(一方のp型不純物拡散領域3から見た)電位が-1V程度の時に最も多くなるため、そのような電位になるように制御用不純物拡散領域31に電圧が与えられてフローティングゲート5の電位がコントロールされる。

[0097]

また、メモリセルの消去は、フローティングゲート5に蓄積された電子を制御用不純物拡散領域31に高電位を与えてFNトンネリングによって引き抜くことで行なわれる。FNトンネリングを起こすために、制御用不純物拡散領域31に表8に示すような正の電位が与えられる。

[0098]

【表 8 】

電圧を与える箇所	電圧
一方の p 型不純物拡散領域 3	~-10V
他方の p 型不純物拡散領域 3	~-10V
制御用不純物拡散領域 31	~ 15 V
n 型ウェル領域 2a	۷o
p 型半導体基板 31	٥٧

* 一方の p 型不純物拡散領域 3 と他方の p 型不純物拡散領域 3 には同じ 電圧を与える。

[0099]

この際、1対のp型不純物拡散領域3、3にも表6に示すような負の電圧を与えて、フローティングゲート5の(一方のp型不純物拡散領域3から見た)電位が下げられている。効率よく消去を行うためには、フローティングゲート5と一方のp型不純物拡散領域3、他方のp型不純物拡散領域3およびn型ウェル領域2aのそれぞれとの間の接合容量比をできるだけ小さくして電位差を大きくすることが望ましい。

[0100]

本実施の形態のよれば、制御用不純物拡散領域31によりフローティングゲート5の電位をコントロールすることができるため、半導体基板1とフローティングゲート5との間に大きな電位差を与えることが可能となる。これにより、フローティングゲート5内の電子をFNトンネリングで引き抜くことが可能となるため、データの電気的な消去が可能となる。

[0101]

また、フローティングゲートトランジスタ10がpチャネルMOSトランジスタよりな

っているため、実施の形態1と同様、nチャネルMOSトランジスタを用いる場合よりも 低電圧で書き込みを行うことが可能となる。

[0102]

(実施の形態9)

図21は、本発明の実施の形態9における半導体記憶装置の構成を概略的に示す平面図である。図22(a)および図22(b)は、図21のXXIIAーXXIIA線に沿う概略断面図および図21のXXIIBーXXIIB線に沿う概略断面図である。図23は、図21のXXIII-XXIII線に沿う概略断面図である。

[0103]

図21〜図23を参照して、本実施の形態のメモリセルの構成は、実施の形態8の構成と比較して、フローティングゲートコントロール領域内にp型ウェル領域32が追加されている点において異なる。

[0104]

p型ウェル領域32は半導体基板1の主表面に形成されている。p型ウェル領域32内に、制御用不純物拡散領域(n型不純物拡散領域)31が形成されている。p型ウェル領域12は、半導体基板1よりも高いキャリア濃度を有している。

$[0\ 1\ 0\ 5]$

なお、上記以外の構成については実施の形態3の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。

[0106]

本実施の形態によれば、以下の効果が得られる。

[0107]

書き込みおよび消去時には表7および表8に示すような電圧がn型ウェル領域2aと制御用不純物拡散領域(n型不純物拡散領域)31に印加されるが、この際、n型ウェル領域2aとp型半導体基板1とのpn接合部および制御用不純物拡散領域(n型不純物拡散領域)31とp型領域とのpn接合部には空乏層が生じている。この空乏層の延びが大きくなるにつれて、パンチスルーに伴うリーク電流が増加する。

[0108]

本実施の形態によれば、p型ウェル領域32は半導体基板1よりも高いキャリア濃度を有しているため、この空乏層の延びを抑えることができる。これにより、n型ウェル領域2aと制御用不純物拡散領域(n型不純物拡散領域)31との間隔を小さくすることができ、結果として実施の形態8よりもメモリセルサイズを小さくすることができる。

[0109]

(実施の形態10)

図24は、本発明の実施の形態10における半導体記憶装置の構成を概略的に示す平面 図である。図25は、図24のXXV-XXV線に沿う概略断面図である。

[0110]

図24および図25を参照して、本実施の形態のメモリセルの構成は、実施の形態9の構成と比較して、素子分離用のp型不純物拡散領域8を有している点において異なる。

[0111]

この素子分離用のp型不純物拡散領域8は、フローティングゲートトランジスタ領域とフローティングゲートコントロール領域との間の半導体基板1の主表面に形成されたフィールド絶縁層7の直下の半導体基板1に形成されている。この素子分離用のp型不純物拡散領域8は、半導体基板1よりも高いキャリア濃度を有している。

[0112]

なお、上記以外の構成については実施の形態1の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。

[0113]

本実施の形態によれば、以下の効果が得られる。

[0114]

書き込みおよび消去時には表7および表8に示すような電圧がn型ウェル領域2aに印加されるが、この際、p型半導体基板1とn型ウェル領域2aとのpn接合部には空乏層が生じている。この空乏層の延びが大きくなるにつれて、パンチスルーに伴うリーク電流が増加する。

[0115]

本実施の形態によれば、素子分離用のp型不純物拡散領域8は半導体基板1よりも高いキャリア濃度を有しているため、この空乏層の延びを抑えることができる。これにより、n型ウェル領域2aとn型ウェル領域31との間隔を小さくすることができ、結果として実施の形態9よりもメモリセルサイズを小さくすることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【図面の簡単な説明】

[0116]

- 【図1】本発明の実施の形態1における半導体記憶装置の構成を概略的に示す平面図である。
- 【図2】図1のIIA-IIA線に沿う概略断面図(a)および図1のIIB-II B線に沿う概略断面図(b)である。
- 【図3】図1のIII-III線に沿う概略断面図である。
- 【図4】本発明の実施の形態2における半導体記憶装置の構成を概略的に示す平面図である。
- 【図5】図4のV-V線に沿う概略断面図である。
- 【図 6 】本発明の実施の形態 3 における半導体記憶装置の構成を概略的に示す平面図である。
- 【図7】図6のVIIA-VIIA線に沿う概略断面図(a)および図6のVIIB-VIIB線に沿う概略断面図(b)である。
- 【図8】図6のVIII-VIII線に沿う概略断面図である。
- 【図9】本発明の実施の形態4における半導体記憶装置の構成を概略的に示す平面図である。
- 【図10】図9のXA-XA線に沿う概略断面図(a)および図9のXB-XB線に沿う概略断面図(b)である。
- 【図11】図9のXI-XI線に沿う概略断面図である。
- 【図12】本発明の実施の形態5における半導体記憶装置の構成を概略的に示す平面 図である。
- 【図13】図12のXIII-XIII線に沿う概略断面図である。
- 【図14】本発明の実施の形態6における半導体記憶装置の構成を概略的に示す平面 図である。
- 【図15】図14のXVA-XVA線に沿う概略断面図(a)および図14のXVB -XVB線に沿う概略断面図(b)である。
- 【図16】本発明の実施の形態7における半導体記憶装置の構成を概略的に示す平面 図である。
- 【図17】図16のXVII-XVII線に沿う概略断面図である。
- 【図18】本発明の実施の形態8における半導体記憶装置の構成を概略的に示す平面 図である。
- 【図19】図18のXIXA-XIXA線に沿う概略断面図(a)および図18のX IXB-XIXB線に沿う概略断面図(b)である。
- 【図20】図18のXX-XX線に沿う概略断面図である。
- 【図21】本発明の実施の形態9における半導体記憶装置の構成を概略的に示す平面

図である。

【図22】図21のXXIIA-XXIIA線に沿う概略断面図(a)および図21のXXIIB-XXIIB線に沿う概略断面図(b)である。

【図23】図21のXXIII-XXIII線に沿う概略断面図である。

【図24】本発明の実施の形態10における半導体記憶装置の構成を概略的に示す平面図である。


【図25】図24のXXV-XXV線に沿う概略断面図である。

【符号の説明】


[0117]


1 p型半導体基板、2a, 2b n型ウェル領域、3 p型不純物拡散領域(ソース/ドレイン)、4a トンネル絶縁層、4b 絶縁層、5 フローティングゲート、6 p型制御用不純物拡散領域、7 フィールド絶縁層、8 p型不純物拡散領域、10 フローティングゲートトランジスタ、11 n型ソース/ドレイン用不純物拡散領域、10 12 p型ウェル領域、20 nチャネルコントロールトランジスタ、21 n型ウェル領域、22 p型ソース/ドレイン用不純物拡散領域、30 pチャネルコントロールトランジスタ、31 n型ウェル領域、31 n型制御用不純物拡散領域、32 p型ウェル領域。

【書類名】図面【図1】




【図2】







(b) フローティングゲート コントロール領域









【図4】









【図6】





【図7】




(b) フローティングゲート コントロール領域








【図9】




【図10】


(a) フローティングゲート トランジスタ領域

(b) フローティングゲート コントロール領域 ------












【図12】




【図13】




【図14】




【図15】




(b) フローティングゲート コントロール領域







【図16】




【図17】



【図18】



【図19】




р

31


【図20】

р



2[']a


【図21】




【図22】


(a) フローティングゲート トランジスタ領域

(b) フローティングゲート コントロール領域







【図23】



【図24】



【図25】



【書類名】要約書

【要約】

【課題】 電気的にデータを消去可能で、かつ低電圧でのデータの書き込みが容易な不揮発性半導体装置を提供する。

【解決手段】 本発明の不揮発性半導体記憶装置は、主表面を有する半導体基板1と、半導体基板1の主表面に形成されたソース/ドレインとなる1対のp型不純物拡散領域3、3と、1対のp型不純物拡散領域3、3に挟まれる半導体基板1の領域の上にトンネル絶縁層4aを介して形成されたフローティングゲート5と、半導体基板1の主表面に形成された、フローティングゲート5の電位を制御するための制御用不純物拡散領域6とを備えている。

【選択図】 図2

特願2003-274728

出願人履歴情報

識別番号

[503121103]

1. 変更年月日

2003年 4月 1日

[変更理由]

新規登録

住所

東京都千代田区丸の内二丁目4番1号

氏 名

株式会社ルネサステクノロジ